## (19) 日本国特許庁 (JP)

# (12) 公表特許公報(A)

(11)特許出願公表番号

特表平9-504657

(51) Int.Cl.\* H 0 1 L 29/786 議別記号 庁内整理番号 9449-4M F I H 0 1 L 29/78

623A

## 審查請求 未請求 予備審查請求 未請求(全 32 頁)

(21)出願番号 特願平8-508581 (86) (22) 出版日 平成7年(1995)7月13日 (85)翻訳文提出日 平成8年(1996)4月18日 (86)国際州蘭番丹 PCT/IB95/00559 (87)国際公開番号 WO96/07300 (87)国際公開日 平成8年(1996)3月7日 (31)優先権主張番号 9416899.4 (32)優先日 1994年8月20日 (33) 優先権主張国 イギリス (GB)

(33)優元権主張国 イキリス (GB) (81)指定国 EP(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), JP, KR (71)出願人 フィリップス エレクトロニクス ネムロ

ーゼ フェンノートシャップ オランダ国 5621 ペーアー アインドー フェン フルーネヴァウツウェッハ 1

(72)発明者 ヤング ナイジェル デヴィッド イギリス国 サリー アールエイチ1 ジ ーエル4 レッドヒル ミードヴェイル サマセット ロード 23

(74)代理人 弁理士 杉村 暁秀 (外1名)

(54) [発明の名称] 薄膜回路を有する電子装置の製造

#### (A) DESIGNATION HANGING AND AND SERVICE

#### (57) 【要約】

被晶表示装置及び大面積電子装置の製造において、イオ ン注入及び/又は処理中にトラック及び他の薄膜回路素 子に静電損傷 (ESD) が生ずる。この損傷は、リーク 5) に接続することにより回避される。これらのリンク (45) は、デバイス回路の試験中にTFT (45) を ターンオフさせるためのリンクを流れる低流を制御する ゲートパイアス電圧を印加する共通のゲートライン (7) を有するTFT (45) とする。本発明では、リ ーク適路のゲート可能なリンクを、前記共通のゲートラ インに十分に高いゲートパイアスVg2を印加すること により前配TFTの少なくともチャネル領域を蒸発させ ることにより除去する。TFT (45) について好適な 藤原構造体を選択してこの方法によるチャネル領域 (6) の蒸発を促進させる。TFT (45) は極めて薄 いゲート誘電体層(8)を有することができ、チャネル 領域(6)はゲート(7)とオーバラップする区域にお いて細くする。保護層(44)によりリンクを吹き飛ば したときに生ずる破片からデバイスの回路素子を保護す




FIG 3

## 【特許請求の範囲】

- 1. 総総性法板上に一部の薄膜トラックを含む極度の薄膜同胞素子を有する電子 該個の製造力法であって、基板上に一部の薄膜トラジネタを、8 トランジスタ のチャネル領域が前記トラック群の各薄膜トラックに対するゲート可能なリンク を形成して電荷リーン運路の薄膜トラックを機能する回路を構成するように形成 し、この電荷リーン運路が回路率でを潜な地で相似的心保障する上の下が、
- し、この地向リーブの通知が出出来する評単成準の収慮がつれまするように下出し 、前記トランジスタ群にゲートバイアス電圧を印加してトランジスタのチャネル 領域を流れる電流を割割するための共通のゲートラインが形成されている電子装 響を製造するに略1

前思リーク通路が静極放電から保護するように作用した後、全ての練暖トラ ックに対する前記リーク通路のゲート可能なリンクを、前記共通のゲートライン に十分に高いゲートバイアスを印刷することにより前記トランジスタのかなくと もチャネル領域を悠発させて同時に破断させることを特徴とする電子装版の製造

- 2. 前記トランジスタのチャネル領域を、前記共通のゲートラインの近傍で細く なる個を有する半導体薄膜パターンにより形成することを特徴とする請求項1に 記載の方法。
- 3. 前記電子装置の薄膜回路案子がデバイス回路のトランジスタを含み、前記ゲート可能なリンクのトランジスタが、前記デバイス回路のトランジスタを形成するために用いた薄膜処理工程の少なくとも一部の工程を用いて形成することを特徴とする肺が乗1又は2に記載の方法。
- 4. 前記ゲート可能なリンクのトランジスタのゲート誘電体を、前記デバイス回路のトランジスタのゲート誘電体を形成するためのより厚い絶縁性薄膜バターンにより形成することを特徴とする請求項3に記載の方法。
- 5. 前記デバイス回路のトランジスタ及びゲート可能なリンクのトランジスタの ゲート誘電体が、デバイス回路及びゲート可能なリンクが形成される予定の位置 に絶縁性薄膜を形成する工程と、堆積された絶縁性薄膜上に、前記ゲート可

能なリンクが形成される位置に窓を有するマスクバターンを形成する工程と、堆 模された絶縁性薄膜を前記窓の位置において一層薄くなるようにエッチングする 工程とを含む工程により形成することを特徴とする請求項4に記載の方法。

- 6. 前版デバイス回路のトランジスタ及びゲート可能なリンクのトランジスタの ナャネル領域を、デバイス回路のトランジスタのウェネル領域の幅がケート可能 なリンクのトランジスタのディネル領域の幅よりも太くされている共通の半導体 海膜パターンで形成したことを特徴とする請求項3から5までのいずれか1項に 記載の方法。
- 7. 前型比達のゲートタインに高ゲートバイアスを印加する前に、前記機関回路 茶子及び薄膜核約トラック上に保護層を形成して、薄膜回路茶子及び薄膜 トラックを破断したゲート可能リンクからの破片に対してマスクし、この保護層がチャネル保険の区域のゲート可能トランジスタの機関構造体を費出させる意を有することを骨限とする請求項1から8年でのいずれか1項に影像の方。
- 8. 前記分一ト可能なリンクの薄膜トランジスタが薄膜接続トラックと転に形成されて薄膜接続トラックの長手方向と直交する方向に延在するリーク適路を形成し、前記米達のゲートラインが薄膜接接トラックの長手方向と直交する方向にを在すると共にゲート可能なリンクのトランジスタのゲート誘電体を構成する絶縁性障膜パターンよりも駆い絶縁性薄膜パターンにより薄膜接続トラックから分離したことを伸慢とする請求項1から7までのいずれか1項に配轄の方法。
- 9. 総縁性基版上に一群の薄膜トラックを含む複数の薄膜回路素子を有し、基板 上の一部の薄膜トランジスタが、各トランジスタのチャネ/衝域が前距にトラック 部の各薄膜トラックに対するが一下可能のサンク毛形成して電荷リーク-通路が再 膜トラックを接続する回路を構成するように形成され、この電荷リーク-通路が回 溶薬子を幹電放電の増低から保護するように作用し、前配トランジスク軽が、ゲ ートパイアス電圧を印加してトランジスクのチャネル領域を流れる電流を制御す るための共通のゲートラインを有する電子装置において、

前記溥膜トランジスタ群の各トランジスタが、チャネル領域と共通のゲート

してチャネル領域を落発させることにより前記トランジスタを開回路とするのに 好適な海峡構造体して形成され、前記港域構造体が、ゲート可能なリンクのトラ ンジスタのために、英國の回路中の他のトランジスタのゲート誘電体を構成さる 終級性薄膜パターンよりも薄いゲート誘電体を有することを特徴とする電子装置

10. 絶縁性基板上に一群の薄膜トラックを含む複数の薄膜回路素子を有し、基 板上の一群の薄膜トランジスタが、各トランジスタのチャネル領域が前面トラッ ク群の各薄膜トラックに対するゲート可能なリックを形成して高荷リーク通路の 薄膜トラックを接続する回路を構成するように形成され、この竜荷リーク通路が 回路素子を静電放電の指傷から保護するように形成され、この竜荷リーク通路が ゲートバイアス電圧を加してトランジスタのチャネル領域を流れる電流を制御 するための共通のゲートラインを有する電子変震において、

前記海豚トランジスタ群の各トランジスタが、チャネル領域と共通のゲート ランジスタが、チャル領域を振名させることにより前記トランジスタを関回路とするのに 好道な薄玻料造体して形成され、前記薄膜構造体が、チャネル領域を構成すると 共に共通のゲートライン付近で加くなる福を有する半導体薄膜、ダターンを有する ことを物後とする質子を置

11. 絶縁性基板上に一群の南線トラックを含む複数の薄線回路素子を有し、基板上の一群の海線トランジスタが、各トランジスタのチャネル領域が前部トラック却の各帯域トラックに対するゲート可能なカンクを形成して電荷リーク通路が海路トラックを接続する場合を構成するように形成され、この電荷リーク通路がグートペイアス電圧を前してトランジスタのチャネル領域を流れる電流を制御するための共通のゲートラインを有する電子装置において、

前記薄膜トランジスタ群の各トランジスタが、チャネル領域と共通のゲート ラインとの区域に、前記共通のゲートラインに十分に高いゲートバイアスを印加 してチャネル領域を禁発させることにより前記トランジスタを開回路とする のに好造企業販供舎体して形成され、前記清機株舎体が、前記清機内総各本及び 構築接続トラック上に存在する保護層に窓を有し、この窓によりチャネル領域の トランジスタの薄膜等造体が露出し、前記保護層が、薄膜回路素子及び薄原トラ ックを破断したゲート可能リンクからの破片に対してマスクすることを特徴とす る電子装造。

## 【発明の詳細な説明】

#### 薄膜回路を有する電子装置の製造

本発明は、絶縁性基底上に薄膜線紋トラック部を有する微板の薄膜間段素子を 有する電子装置の製造方法に関する。特に、本発明は同路素子を静電放電による 損傷(ESD)から保護することに関するものである。本場明はこの方法により 契造された電子装置は、例えばアクティブーマトリックス液晶素中装置以は他のフラッ トパネル表示装置、或いは例えば薄膜デーク配値又はイメージセンサのような薄 膜回路を有する他の形式の大面積電子装置とすることができる。

絶縁性基板上に薄板回路素子と共にに一群の薄板トランジスタを形成すること によりESDから保護することは、特別平5-181157号公譲から既知であ る。各トランジスタはチャネル領域を有し、このチャネル領域は電荷リーク道路 中で薄膜トラックを接続するための各薄膜トラックに対してゲート可能とリンク を構成する、このリーク道路は、設置の製造工程中に回路素子を静電放電による 損傷(ESD)から保護するように作用する、トラック群はトランジスタのチャ ネル頻板を選れる電流を制御するゲートバイアス電圧を印加する共通のゲートラ インを有する。

空乏モード溥祺電界効果トランジスタ (TFT) を用いて特闘平5-1811 5 7号に記載の液晶表示表蔵のゲート可能なリンクを形成する。これらのトラン シスタは周辺の短絶回路リングと定変ライン及びゲバイスの信号ラインとの間に 形成する。共通のゲートラインに電圧を印加しない場合。これら空乏モードトラ ンジスタは溥道状態になり、走変ライン及び信号ラインと短縮回路リングとの間 で静電電度をリークとなることができる。共通のゲートラインに負電圧が印加さ れると、n チャネルを有する空乏モードトランジスタは高板放大能に切り換え られ、走変ライン及び信号ラインを短絡回路リングから分離する。この分離状態 において、溥祺専体ラインに実験信号を印加して溥岐回路を計験することができ る、製油工能が素すすると、概念回路リングは、例えばデバイス無数の周辺に能 本発明の目的は、ゲート可能なリンクを有する静電電荷リークを通路を用いて ESDから保護すると歩に、けがき処理により又はこれと同様な処理により通路の一部(例えば、短絡リング)を除まするを要性を回避することを目的とする。 本発明の第1の見地によれば、絶縁性基板上に一群の薄膜トラックを含む複数 の薄膜の関第子を有する電子装置の製造方法であって、基板上に一群の薄膜トラックと対するゲート可能なリンクを形成して電荷リーク通路の薄膜トラックと対するゲート可能なリンクを形成して電荷リーク通路の薄膜トラックを接続する回路を構成するように形成し、この電荷リーク通路の薄膜トラックを接続する回路を構成するように作用し、前記しトラジスタの共一次不変配圧を削加してトランジスタのチャネル領域を流れる電流を制御するための共通のゲートラインが形成されている電子装置の製造方法を提供する。本現明では、トラの方法は、リーク運路が新電気電から保護するように作用した後、全での対法は、リーク運路が新電気電から保護するように作用した後、全での対法は、リーク運路が新電気電から保護するように作用した後、全での対法は、リーの運路が新電気電から保護するように作用した後、全でのサートラインに対する前記リーク通路のゲート可能なリンクを、前記共通のゲートラインに十分に高いゲートバイアスを印加することにより前記トランジスタの少なくともチャスル側を破る影響とせて同時と放散させると、

従って、ESD保護を行なった後、この群の金でのゲート可能なリングは、共 通のゲートラインに高いバイアスを印加することにより簡単な方法で同時に除去 される。電流は個々のティネル領域と共通のゲートラインとの関を流れるので、 これらのリンクはヒューズと同様に電気的に吹き飛ばれる。従って、ネトラン ジスタのティネル機能に永久が原回路破断を形成することができる。

この関係において、勿論、本発明者は、例えばアルミニウム又は金属シリサイドの薄膜リンクを用いて薄膜トラック間でのESDの保護を行ない、次にこれら薄膜リンク (ヒューズのような)を吹き飛ばしてESD保護遊路を被断させることを拠策している。このヒューズのリンク技術は欧州特許国際公開第589519号に関示されており、その全での開示内容は本原の内容として援用する。この場合、ソンクは、原次のトラックが間に割切がバルスを順次印加することにより吹き飛ばあれる。従って、全てのリンクを同時に蒸発させるととはできない。さらに、これらのリンクはゲート可能でなく、一時的な同路分離は達成されない。

従って、欧州特許出額公開第589519号の装置は、各リンク対を個別に吹き 修訂す前に試験を行なうことはできない。

本祭別のリンクは、共通のゲートラインに異なるバイアス選正レベルを印加することにより吹き飛ばし可能であると実にゲートすることもできる。低いゲートバイアスを印加すると、一時的な回路分離が速度されてデバイス回路を影響することができる。共通のゲートラインに十分に高いゲートバイアスを印加すると、トランジスタ構造体は減断し、ゲートラインとトランジスタのチャネル領域との間に十分分を意確度を使すことができ、ジュール熱によりゲート可能なリンクが破断する。破断させるため、各構築トランジスタの薄膜構造はテャネル領域と共通のゲートラインとの間の区域に関ルラウ大弦下形成することができる。個々の実施例(海いゲート質性人及び細いティネル相域)を以下に設明することができる。個々の実施例(海いゲート質性人及び細いティネル相域)を以下に設明され

エンハンスメント型又はデブレッション型のいずれの薄膜電界効果トランジス タ (共に「TFT」と称する)を用いて、本発明により高ゲートバイアスにより 破断可能なゲート可能なリンクを構成することができる。

本発明によるゲート可能なリンクトランジスタは海峡接続トラックの端部だけ でなく薄峡接続トラック間にも形成することができる。デバイスの製造者又はユ 一ザのいずれもが共通のゲートラインに高電圧を印加してゲート可能なリンクを 破断させることができる。従って、これらのリンクはデバイスを販売する前に製 造者より訴去されることができ、又はデバイスの設置を完了させた使用者により 除去されることができる。

従って、本発明の第2の見地によれば、絶縁性基板上に一瞬の薄膜トラックを さむ複数の薄膜回路者子を有し、基板上の一瞬の薄膜トラックに対するゲート可能な ジスタのティネル領域が前記トラック群の各薄膜トラックに対するゲート可能な リンクを形成して電荷リーク通路の薄膜トラックを接続する回路を構成するよう に形成され、この電荷リーク通路の河路界子を整定域の環境から保険するよう に形成され、この電荷リーク通路の四路界子を整定域の環境から保険するよう に作用し、前記トランジスタ群が、ゲートパイアス電圧を印加してトランジスタ のチャネ小側域を流れる電流を削御するための共通のゲートラインを有する電子 装置を提供する。

本発明においては、この電子装置は、薄膜トランジスタ群の各トランジスタが

、チャネル領域と共通のゲートラインとの区域に、前記共通のゲートラインに十 分に高いゲートバイアスを印加してチャネル領域を煮発させることにより前記ト ランジスタを原回感とするのに好強な海膜療法体して形成されていることを特徴 とする。この構造の実施例を図面を参照して以下に説明する。全ての薄度ト号 フに対するリーク運然のゲート可能なリンクは、リクー適應が新電放電から得実 するように作用した後、共通のゲートラインに高いゲートバイアス電圧を印加す ることにより同時に吹き飛ばされる。上述したように、ゲート可能なリンクの破 断は販売される前に敷造者により又は使用者により行なわれることができる。

好ましくは、共通のゲートラインに高ゲートバイアス電圧を印加する前に、上 関保護順を神護回路索子及び薄板共通トラック上に形成する。この上域保護編は 、薄機回路素子及び薄板トラックを破断したゲート可能リンクからの破折がらマ スクするように作用する。この保護層はチャネル領域のゲート可能リンクのトラ ンジス々の海膜精造体を郷出させる窓を有することができる。これらの窓により 、高いゲートバイアス電圧を印加することによりこれらトランジスタの海膜精造 体をこの区域において容易に吹き飛ばすことができる。一方、高いゲートバイア スを印加した解極の古高温の熱が生する場合(採用した鼻膜構造体により)、こ の窓を形成するを繋ばない。

所望の破断効果及び加熱効果を増強するため、上側保護層に加えて (又はその 代りに)、チャネル領域と共適のグートラインとの区域のグート可能リンクトラ シジスタについて種々の薄膜構造を採用することができる。後やて、例えば構造 的特徴は、高ゲートバイプスによりゲート可能なリンクトランジスタ構造に生ず る電界強度が増大するように、及びグ又はゲート可能なリンクトランジスタ構造に生が のが一・誘導体に生する弱さを利用できるように、及びグ又はチャネル環境から ゲートラインまでのブレークダント電流通路の電気抵抗を増加させるように (つ まり、ジュール加熱)、及びグ又は加熱され携寒される部分の熱容量を小さくす るように飲計することが好きしい。これらの構成により、高ゲートバイアスを付 加したとき、高い電波疾症及び痛困度をゲート可能リンクトランジスタに局質的 に得ることができる。極めて高温度への局部的な加熱を発生させることができる。 この結果、ゲート可能なリンクトランジスタを、チャネル領域の全様に亘って この結果、ゲート可能なリンクトランジスタを、チャネル領域の全様に亘って リーク通路に沿って少なくとも局部的に全体として蒸発させることができる。

トランジスタのチャネル領域は、共通のゲートライン付近 (又は本ーバラップ している部分) で銀しなる幅を有する半導体薄線パターンで形成することができ る。チャネル領域をオーパラップしている区域ではその近悔でこのようた形状と さることにより、チャネル領域の熱容量が小さくなり、高ゲートパイアスを印加 したとき、より大きた電気抵抗及びより高い電界集中が得られる。この結果、よ り高い局部的な加熱効果が生ずる。さらに、蒸発させてゲート可能なリンクを破 断させるのに必要なケチャネル領域の材料がより小量になる。

この単子装置の薄板回路業子はデバイス回路のトランジスタを含むことができ る。ゲート可能なリンクのトランジスタはデバイス回路のトランジスタを形成す るために用いた薄板処理技術の少なくとも数工程(成は全ての工程)を用いる形 成することができる。後って、ゲート可能リンクトランジスタを形成するための 条数の参別な処理工程を削除することができる。

共通の半導体薄膜を・ケットン化してデバイス回路のトランジスタのサチネル側 域及びゲート可能リンクのトランジスタのチャネル側域を形成することができる 。デバイス回路のトランジスタのチャネル環境の幅は、各トランジスタの所望の 国路特性に応じて正規に選択する。多くの場合、デバイス回路のトランジスタは 、ゲート可能リンクトランジスタの細いチャネル機能よりも領ないチャネル側 域を有することができる。これは、パターン及び寸法の何方について程々のトラ ンジスタのチャネル領域を形成するためのマスクのレイアウトを変更するだけで すむ。

ゲート可能リンクのトランジスタのゲート装電体は、デバイス回路のトランジ スタのゲート誘電体を構成する軍、総縁性薄膜・ゲーンよりも薄い頃さの絶縁性 薄膜パターンにより形成することができる。の薄い誘電体は繊細別に横雨した扉 膜とすることができる。一方、この薄い誘電体は、ゲート可能リンクの反転にお ける軍・総機性薄膜を悪でするようにエッチングすることにより実験に形成する こともできる。ゲート可能なリンクトランジスタのゲート誘電体を薄くすること により、違切な高ゲードバイアズ間上を印加することでこれらトランスタのブ レークダウンを発生させることができる。エッチングを用いて続いて湧る することは薄膜の局部的欠陥の形成を促進するので、プレークダウンを促進させ ることになる。ゲートラインは薄いゲート誘電体の上側又は下側のいずれの側に も配置することができる。

本発明のゲート可能なリンクトランジスタは減酸トラック群を周辺の短縮回路 トラックに接続してリーク通路を形成することができる。本発明のゲート可能リ ンクの薄膜トランジスタは薄膜接続トラックと形に電荷リーク通路中に挿入する ことができる。共通のゲートラインは、薄膜接続トラックの展手方向と直交する 方向に延佐すると共にゲート可能なリンクのトランジスタのゲート誘電体を構成 する絶縁性薄膜パターンよりも厚い絶縁性薄膜パターンにより薄膜接続トラック からの離することができる。

以下、図面を参照して本発明の構成及び作用効果について説明する。

図1はESD保護リンクを有する電子装置の一部を示す平面図であり、本発明 による方法の最終製造工程を示す。

図2は図1の装置の3個の薄膜構造A,B及びCの一例を示す斯面図である。 図3は図2のゲート可能なリンク構造Aの一例を示す平面図である。

図4から6は図2の標造体の他の製造工程における構造を示し、図6はゲート 可能なリンクか高ゲートパイアスの印加により吹き飛ばされて開回路となったと

きの構造Aだけを示す。 図7~9は本発明による電子装置のESD保護の典型的なゲート可能なリンク

のドレイン電流ゲート電圧特性 (Id, Vg) 特性を示す。 図10は薄膜接続トラック間にゲート可能リンクを有する本発明の電子装置を 示す平而図である。

図11は図1,3及び10に示す配置構成と類似の配置構成を含む本発明のゲート可能リンクの別の薄膜構造体の例を示す断面図である。

図8の特性以外の全ての図面は線図的であり、スケール通りに図示されていない。図1~7及び9~11の部分の相対的な寸法及び比率は、図面を明瞭にする ため拡大され又は縮小されている。図面中対応する部材には同一の符号が用いられている。

本発明は、絶縁性基板1上に形成した薄膜回路素子を有する種々の大面積電子

装置の製造に適用することができる。この電子装置(図1はコーナ部だけを示す )は、例えば特開平5-181157号公報のアクティブマトリックス液晶表面 装置とすることができる。このような電子装置の例は米国特許第5103829 号明細書及び1993年12月3日に米国に出願された米国特許出願第1609 90号(公開欧州特許出願第601652号)に開示されている。基板1は、表 示装置の背面を構成すると共に画素スィチング素子のマトリックス(例えば薄膜 トランジスタ) 及びマトリックス用の関連する駆動回路(同様に薄膜トランジス タで構成される)を支持する安価なガラスとすることができる。デバイス回路の 藻障トランジスタ(TFT)は図面中符号41で示す。マトリックス回路及び関 速する回路の個々の回路素子は、基板1 上に種々の材料の膜(例えば、連体、絶 緑体、半導体、半絶緑体)を順次堆積することにより既知の方法で形成すること ができる。これらの膜は適切に処理(例えば、エッチング及び不純物添加)して 薀膜接続トラックを含む蒸膜トランジスタ及び他の同路素子の種々の領域及びパ ターンを形成する。図1はマトリックス及び関連する駆動回路のTFT41のい かなる回路形態をも図示していない。この理由は、これらTFTは、例えば米国 特許第5103829号明細書及び公開欧州特許出願第601652号に記載さ れている種々の既知の形態にすることができるからである。米国特許第5103 829号明細書及び公開欧州特許出願第601652号の記載内容は本願発明の 内容として援用する。

基板1上の薄膜回路は穏々のグループの薄膜接続トラックを具える。一例として基板1の周辺2に向けて延在する3個の接続トラック22、13、14のグループを示す。個々の例として、導体トラック22はアルミニウムのような金属と

し、専体トラック13,14を高不純物濃度の導電性多結品シリコンで構成する ことができる。周辺2の近傍において、金属トラック22は拡大されてコンタク トパッド22aを形成し、このパッドに外部ワイヤ(又は、他の形式の外部接続 体)を接続することができる。

本発明に基づいて形成した電荷リーク漁路がない場合、静電荷が蓄積して薄膜 回路素子に損傷を与えるおぞれがある。欧州特許出願公開第601652 号に記 載されているように、電荷の蓄積は、例えば本願の図5に示すように、イオンだ 人工程で生する場合がある。一方、電荷の蓄積は電子装置の処理中の静電現象と して生する場合がある。この電荷の蓄積はより薄体パターン22、13、14等 間において放電損傷が発生し、例えばTFT41のゲート誘電体膜18のような 回路部分がブレークダウンする可能性がある。

静電放電 (ESD) による損傷を回避するため、基収上に基置の薄膜回路業子 (例えば、TFT41) と共に一群の薄膜トランジスタ4 5を形成する。各トランジスタ4 5 にサネネル恒線で着を全し、このサイネル傾線で着即・クラ語やのトラックを例えば周辺の短絡回路リング4、25に接続する各薄膜トラック22、13、14に対してゲート可能なリングを構成する。設造中のFSDロ総界段階(例えば、図5のイオン注入工程)において、リング4、25を採加の方法でアースする。リンクトランジスタのグループはトランジスタ45のチャネル領域6を流れる電流を制御する共通のゲートライン7を有する。このゲートライン7によりリンク45が維防される前に装置の回路を建設することができる。

本発明においては、これらリンクトランジスタ45の各々を、チャネル領域6 を消滅させることによりトランジスタ45をオープン回路にさせるのに好達な薄 競技強性とよびキャネルで域の最仅非価のゲートラインの区域に形成する。こ の最終の水外的な条件は、共通のゲートライン7に十分に高いゲートバイアスV g2を印加することにより造成される。このグループの全ての薄膜トラック22 13、14年に対するゲート列能なライン45は、のようとして高い電化V g2を印加することにより同時に説明される。この処理は電子装置を販売する前 に装置の製造者により行うことができる。域いは、電子装置をシステムに設着す る前に使用客により行うことができる。域いは、電子装置をシステムに設着す る前に使用客により行うこともできる。リンタ45を除去するための共通のゲー トライン7は電子装置の他の回路接続に対して独立して行う (コンタクトバッド 22a~24aに対して独立すること及び電子装置のTF下回路41のゲート1 7~の9線投及74和反接続に対して独立することを含む)。 ゲートライン7の大き なコンタクトパッドは、使用者に販売した際装置内において露出したままにして 使用者ゲートライン7にバイアスVg2を印加できるようにし、これによりリン ク45を除去することができる。

このような電子装置の製造について図2~8に基づいて説明する。図2.4及び5の所面図において、セクションAはゲード可能なトランジスタ45の区域を 元し、セクションBは装置の回路の対路トランジスタ41の区域を示し、セクションCは専体トランジスタ22と13との間の重なり状態を示さ。本発明により除去可能なケート可能とリンクトランジスタ45の特有の例は図3の平面図及び図6の新面図に示す。

図2~6に示すTFT41及び45は所謂共画の非反転型とする。この形式の TFTにおいて、ゲート電極7、17は、TFT45及び41のサイネル領域6 、16を構成する半単体膜3上のゲート時電保層8、18上に形成する。暖へ9 ーン3はTFTのシース領域及びドレイン領域4、5、14、15をも構成する 。図4は、半導体構造体が絶縁性基板1上の半導体パターン3に絶縁性限18を 有する事態の製造工程を示す。

図3はTFT45の半導体パターンがソース領域4及びドレイン領域5におけ

る幅Wからチャネル領域6における幅wに変化する状態を示す。典型的な寸法として、例えばwを約ちゅかとし、Wを約10mとすることができる。TFT4 1のチャネル領域16の概はWと同一か又はそれ以上とし、正確な寸法はTFT の着米容量になけて作めることができる。

図4の誘電体膜18は、例えばシリコン酸化膜とすることができる。一方、他 の絶縁材料 (例えば、窒化シリコン) 及びこれらの材料の組み合せを用いること もできる。この絶縁膜は化学気相堆積により半導体パターン3上に形成する。誘 電体膜18は典型的な場合例えば0.15μmの厚さを有する。この厚さの誘電 体膜18は、図2~5のセクションBに示すように、装置のTFT41内のゲー ト絶縁膜を構成する。ゲート可能なリンクTFT45のゲート誘電体膜8はより 薄い絶縁性の薄膜パターン8により形成する。図4に示す実施例において、この 薄い誘電体膜8は、誘電体膜18の一部の区域を局部的にエッチングすることに より形成される。従って、誘電体膜18はゲート可能なリンク45が形成される 予定の区域A及び装置の回路が形成される予定の区域(セクションB及びCのよ うな区域) に地積する。マスクパターン20 (例えば、フォトレジスト) を堆積 した誘電体膜18上に形成する。このマスクパターン20は、ゲート可能なリン ク45が形成される予定の区域Aに窓21を有する。これらの窓21において、 誘電体膜18はゲート誘電体膜18として必要な薄い厚さになるようにエッチン グされる。このため、マスクが形成されている構造体をエッチャントに浸漬する 。エッチング時間は装置回路のTFTのゲート誘電体を形成する場合さほど重要 でない。従って、薄くされたゲート誘電体8を用いて以下の処理を行なう。 (1) 装置の試験に際し、低いゲート電圧Vg1を一時的に印加してTFT4

5をターンオフさせる。
(2) リンクTFT45を破壊する際、極めて高い電圧Vg2を印加する。

(2) プラフトトトイルを収収する場合、ほの、同じて同じていることをつかった。 従って、薄くされた膀電体膜8の厚さは重要ではない。典型的な場合、その厚 さは約0.05μmとすることができる。

マスクバターン20は、図4のエッチング工程の後に除去する。次に、別の薄 膜バターン(例えば、多結晶シリコンのパターン)を堆積し除去してTFT41 及び45のゲートライン7,17を形成する。図5は次の製造工程のイオン注入 工程において得られる係益体を示す。関与に示すように、不締物イオン30を半 薄体パターン3, 7, 17中に注入してTFT 45の高不維物濃度領域4, 5, 7及びTFT 41の高不純物濃度領域14, 15, 17を形成する。ゲーパタ ーン7, 17はこの不純物注入に対して既知の膨織で下側のチャネル領域をマス クする。徒のて、本郷において、TFT 45及び41のチャネル領域6及び16 にほぼ真独の質率と有する。

次に、別の誘電体膜28を化学気相準積により形成する。この膜28はシリコン酸化膜とすることができる。一方、他の絶縁材料(例えば、電化シリコン)及びそれらの加み合せを用いることもできる。膜28の典型的た対には開えばの、3μmとする。次に、ソース領域及びドレイン領域4、5、7、14、15、17が形成される予定の位置にコンタクト窓のパターンを絶難性膜28及び18に形成する。湯電性の薄膜ペターン(例えば、アルミニウムのような全属パターン)を堆積しエッチングして回路トラック22及び周辺トラック25並びにコンタトバッド224、23 n 27 n のような相互接続は形成する。

電子銀配が回路制作を満足するか否かは験する、この試験を実行するため、導 体トラック 2 2 、 1 3 、 1 4 · · · ・ を網絡回路リング 4 、 2 5 から分離する。この 分離は、ゲート可能なリンクTFT 4 5 の共通ゲートラインアに低いゲートバイ アス電圧 V g 1 を印加することにより行なう。この低い電圧は、図 7 及び 8 にデ TFT 4 5 のトランジスタ特性における最小電圧程度とする。このようにして 、回路試験についてTFT 4 5 を ターンオフさせる。この電気試験において装置 回路が破壊した場合、装置の製造者は故障の原因を特定しその修理を行なうこと ができる。

回路栄験を順次通過した後、リンクTFT45を除去することにより関1及び2の電子装置の製造に発了する。保護層 44 (例えば、ボリマ材料の層)を海腰回路第子41,22・・・上に形成して、これらリンクTFT45を消失させた際、ゲート可能なリンク45の破片からこれら回路素子をマスクする。この保護着44は、チャネル傾域の区域のゲート可能なリンクトランジスタ45の港頭標準体を膨出させる1個ではそれ以上の窓42を有することができる。これらの窓42は、電子装置をシステムに組み込む最終工程で外部接続体をボンディングす42は、電子装置をシステムに組み込む最終工程で外部接続体をボンディングす

るためのコンタクトパッド22a, 23a, 24aを露出させる処理工程に同一の処理工程で形成することができる。このコンタクトパッド窓は、共通のゲートライン7及び周辺リング4, 25上の共通家42と一緒にすることができる。

ゲート可能なリンクTFT4らは、本発明においては高いゲートバイアスVg 2を印加することにより消滅する。このバイアスVg2はゲートラインアとリー 点温終6.4、25との間に印加する。従って、規約回路トラック45、25は 、高い電圧パルスVg2がゲートライン7に印加されたとき、アースされる。ゲ ートライン7とTFT45のチャネル領域6との間の薄い高電体層8に主の電圧 &下が生ずる。

図6は下FT45がどのように吹き飛ばされて消滅するのかを示す。高い電圧 V 8 2が印加されると、ゲート影電体験 8にプレークダウンが生じ、誘電体験 8 に局部的な欠陥(ビンホールや構像サイトのような欠陥)が容易に発生する。チャネル体験を 6 種々すると、ブレークダウン電液(接地されたソース4からの電 子流1としてデオナ)が流れる電流を板板が増生力さ。誘電機像の胸体化した 欠陥サイト6 8においてブレークダウン電流1が急増する結果として、電流密度 が複めて高くなる、FFT45を離れずれ、この下F下に造水を操動が生する。例 えば、温度は少なくとも1100で又は1200で以上にも癒する。この結果、 下FT構造体が無をする。下F下構造体45は広い領域に亙って、例えば図2, 3及び6にデオ保護像44の窓42全体に亙って完全に吹き解だされる。

このように構成することにより、個々のトラック22, 13, 14等は短絡回路リングから分離され、この電子装置はコンタクトパッド22a, 23a, 24 a 等に入力する個々の信号により正常に動作することができる。

図 7・9 は本発男で用いることができるゲート可能なリンクトランジスタ 4 5 の種々のドレイン電池ゲート電圧特性 (1 d、 V g) を示す。図 7 及び8 に示す特性はゲートでの制御のもとでチャネル何様のを電子による電流が流れる n チャネルTFTに関するものである。図 2 及び6 は、n ソース領域 4 及びドレイン 領域 5 を有するこの n チャネル アドアを示す。図 2 及び6 の下下でにおいて、チャル領域を1 不能物が添加されず、例えば図 5 においてリノインズルは漢子

オンを注入する場合マスクする。薄膜3の半導体材料中に高密度の欠陥状態が存在するため、フェルミレベルはバンドギャップのほぼ中心に位置する。径って、不純助が添加されていないチャネペ極域6はほぼ真性水準電車を有するように作用する。実際に、多結晶シリコン薄膜3を形成するために用いた個々のアニーリング及び/又は結晶化反び/又は準積技術に応じて、多くの場合フェルミレベルがバンドギャップの中心から伝導所に向けてカウルにシフトすることが割めているので、不純物が添加されていない多結晶シリコンのチャネル復域6は極めて低いれるので、不純物が添加されていない多結晶シリコンのチャネル復域6は極めて低いれるの位導率を有し、高インビグンスを呈することになる。この状態を図7及び8のVII-4 曲線により示す。

電圧V g 1 の大きさはTFT 4 5 の関値電圧に依存する。この関値電圧はゲート誘電体8の厚さの関数であり、TFTのチャネル領域6の不純物速度レベルを変することにより所定のTFT構造体について変えることができる。電圧Vg 2 の大きさはTFT 4 5 のゲート誘電体8の厚さに依存する。図8 00 よ 3 た典型的な場合、Vg 1 は約 - 2 Vとし、Vg 2 は約 5 0 V又はそれ以上の電圧とすることができ、すなわちVg 2 はVg 1 よりも 1 括又はそれ以上大電ぐすることができ、すなわちVg 2 はVg 1 よりも 1 括又はそれ以上大きぐすることが

できる。Vgが50Vでゲート誘電体8厚さの0.05μmの場合機構の値は VV/μμとなり、図8の領種のスケールを超えてしまう。このため、図7の曲線VIIー人は図8の約50V収Iとれ以上のVg 2を発図的が懸として示す。この電圧Vg2はTFT45の正常なトランジスタ動体の範囲外であり、好ましくはゲート誘電体8のプレークダウンによりトランジスタ構造を瞬時に変更する。この過去だサトバイプスVg2とは一定の高電にの単一パルスとして印即することができる。0~50Vの設確的なパルスの激放な立ち上がりの場合に生ずるオーバシュートを防止するため、この電圧1010、1~0、2m秒の期間に立って0~50Vまで連続的に増大させその後数m秒の期間に互って50V又はそれ以上に維持することができる。を電圧パルスを印加する代りに、定電波を供給することができる。

図8及び7の曲線YIIーAはチャネル領域8に意図的に不純物が認知されていない下FT45についての特性を示す。この下FT45は、頻帯なレベルのゲートパイフネ配圧が印度されていな場合、チャネリ領域に高り端電率は極かったい、図8において、Vg=0の場合1dは10  $^{-1}$ アンペアと10  $^{-1}$ アンペアと0間にある。Vg=0の場合のチャネルコングクタンスがこの程度や範囲にあことはESBの採摘でために有益である。Cの理由は、(1) 極前リークロレートはチャネルコンダクタンスに従って増大すること、(2) パイアスVgをゲートライン7に印加してESDの保護工程中にこのコンダクタンスを得ることは一般的に質さくないためであるからである。一方、装置回路を放験する場合、リンク45のチャネルコンダクタンスは極めて小さいことが望ましい。従って、回路試験を行なう場合、TFTリンク45を図7及び8の最小電圧付近で動作させることが望ましい。

図8のTFT45を供源にターンオフさせるためには、微小な負のゲート概圧 Vg 1 (例えば、参ー2V) が必要である。表は、TFT45の開催電化を変え ることにより、このトランジスクの電圧最小値を0V(又は、正の電圧)付近に シフトさせることができる。この特性のシフトは、ゲート装電体8を変更するこ と又は充電することにより(例えば、その電荷量を変えることにより)級Vは手 ャネル領域もにアクセブタを添加することにより(例えば、チャネル領域もにボロンを添加することにより)行なうことができる。この特色のシフト(ボロン添加による)を図っの曲線VII-Bとして示す。この場合、回路の試験中にリンク45を確実にサーンオフさせるためにゲートバイアスVg」を印加する必要はない。一方、このVII-B曲線のVg=0において、チャネル領域もは高いインビグン表達をとり、ESDからの保護工程において正電荷が十分に高速でリークするおそれがある。

図7の曲線VIIーCは、チャネル領域6にドナー不純物(例えば、リン)が能加されている別の重形例を示す。ゲート関値電比を変えることにより、曲線VII - A及びVII - Bのエンハンスメント形ドア F 4 ちはデナレッシュン形下ア F 4 ちに変えられる。このチャネル領域6へのドナー不純物の鉱加の結果として、チャネルコンダクタンスはE S D リークに対して適切な高レベル(Vg = 0において、I が適回なレベルになる)になる。ゲートでレベイアスを付加されていたい場合、電荷リークの速度はE S D からの保護に対して適切なものとなる。しかしながら、パランスさせる必要があり、回路が駅の工程サに下下 F 4 5 を構実にターンオアさせるためとVg I C の値が高くなり過ぎるおそれがある。

TFT45の特性が曲線VIIーA又はVIIIーB又はVIIーCであるか否かに物からず、同一のパイアスレベルVg2を用いてこれらTFT215を吹き飛ばすことができる。送って、ESDからの保護条件取り装置问路の条件に応じて、吹き飛ばし可能なゲート可能TFTリンク45を曲線VIIーBのような特性を有するエンハンスメント形TFTとしては曲線VIIーCのような特性を有するデブレッション形TFTとせすることができる。多くの状況において、ESDリーク速度と同路試験図のゲートパイアスVg1とがパランスした最適の両立性を有するものは曲線VIIーAの特性、すなわらVg=0においてある程度のコンダクタンスを有さるエンハンスメント形下FT45である。

液晶表示装置及び他の大面積電子装置の溥模回路はしばしばnチャネルTFT 4 1で構成される。後って、このようなデバイスにおいてVIIーA、VIIーB及び / 又はVIIーCの特性を有するnチャネルTFTリンク45を形成することは比較的容易である。今日、大面積電子装置の多くはC一MOS (nチャネル及び9)

ネル) TFT41 で形成された薄膜回路を有している。本発明によるC-MOS デバイスにおいいて、吹き飛ばし可能なゲート可能リンク45 は図2,6,7 又 は8に赤すっチャネルTFTである。成いは、リンク45 はサンプル特性が図9 に示すっチャネルTFTとすることもできる。この場合、TFT45のソース領 域4及びドレイン領域をはヵ形の不純物(例えば、ボロン海加)を添加する。特 性曲線以-Aは、参信島シリコンのチャネル収録をに整図がに不動が影が加され ていない、すなわち極域6が優めて僅かな n 形のコンダクタンスを有しほぼ薬性 のョチャネルTFT45 についてのものである。特性曲線以-Bは、チャネル何 域にボロンが流が立れ、Vg o においては壁口及小値が扇在するようにゲート 階値電圧がシフトしたTFT45 についての特性である。曲線IX-Cはチャネ ル領域6 にドナー (例えば、リン) が添加されたpチャネルTFTについての特 セを示す

本発明によれば、薄膜構造体及びその製造方法の両方について多くの他の変形 が可能であることは明らかである。

保護層44に1又はそれ以上の窓42を形成することは存益であるが、極めて 高い電界速度及び加熱強度を与えるようにTFF45の機構を進化を適可に設計 することにより、少なくと4保護層44がポリマ材料の場合、TFT構造体45 が保護層4の上線の部分とまた整本する為ない選度を得ることができる。

図1のデバイス構造において、ゲート可能なリンクTFT45は接続トラック 13,114、2・2・・・の機能と関連の短無細胞リング4、28との関に形成した。 この周辺リングは半導体トラック4上の金属トラック25で構成することができる。一方、この周辺リングは金属トラック25だけで又は高不純物機変の半導体トラックだけで構成することができる。未来即により吹き飛び上可能なゲート可能リンクTFT45は、電子装置の薄膜回路の他の位置に形成することもできま

図10はTFT45を薄膜接続トラック33、34、35、36と共に挿入した変形例を示す。トラック33から36は例えば不練物を添加した多結晶シリコ

ンとすることができる。他のトラック(金属トラック37,38のような)をこれらトラック33から36に重ねて形成することができる。図10の区域C及び

C'の薄膜構造体は図2のセクションCと同様にすることができる。従って、2 個の薄膜18及び28により形成される厚い絶縁層が上側の導体37、38と下 側の導体33から36との間に存在することができる。図10に示す構成におい て、吹き飛ばし可能なTFT45の共通ゲートラインはトラック38と個々のゲ ート7とで構成できる。この共通トラック38は絶縁性薄膜28の窓においてT FT45の個々のゲート7と接触する。図10のTFT45の薄膜構造体は図2 のセクションAに示す薄膜構造体と同様のものとすることができる。従って、こ れらTFT45のゲート誘電体8は装置回路のTFT41のゲート誘電体18よ りも薄くすることができる。TFT45のチャネル領域6は、図10に示すよう に、ゲート7の付近において細くすることができる。保護層44は図10のデバ イス構造体の上側に形成することができる。この保護層44はゲート可能なリン クTFT45の区域の上側に1個又はそれ以上の窓42を有することができる。 本発明の範囲内において他の多くのの変形が可能であることは明らかである。 図2から6は共面非反転TFT構造体を図示する。一方、TFT41及び45は 基板1と半導体薄膜3との間にゲート電極7及び17とゲート誘電体8及び18 を有する反転型とすることができる。さらに、TFT41及び45のソース電極 及びドレイン電極4、5、14、15はチャネル領域6及び16と共面にする必 要はない。従って、これらソース電極及びドレイン電極は、チャネル領域6及び 16を構成する真性半導体薄膜3の上側(又は下側)に堆積した高不錬物濃度半 導体薬膜により形成することができる。

図11はゲート可能なリンクTFT45のこの変形例を示す。このTFT45 はいわゆる「反転スタッガード」型とする。そのサマネル機械6はゲート及びゲート誘電体上に位置する。ゲートアに高ゲートバイアス選圧Fyg2が印加される と、少なくともTFTの上側部分(チャネル機械6を含む)が蒸発して電荷リー 分議的6.4、25の時間略を形成する。

上述したように、チャネル領域6が形成される半導体薄膜、意図的に不純物を

添加されていない僅かにn形の不純物を有する多結晶シリコンとすることができる。一方、本発明による大面積デバイスの装置回路はアモルファスシリコンで構成したTFT41及び/又は薄膜ダイオードで構成することができる。本発明に

より形成した吹き飛ばし可能なゲート可能リンクTFT45はアモルファスシリコン膜で形成したチャネル領域を含むことができる。

本願の開示範囲から明らかなように、当業者にとって他の変形や変更が可能で あること明らかである。

# [図1]




FIG.1







FIG.3




[図4]





[図5]







[図7]










F16.10

[図11]



F16.11

# INTERNATIONAL SEARCH REPORT International application No. PCT/TR 95/00559 A. CLASSIFICATION OF SUBJECT MATTER IPC6: HOLL 21/84, HOLL 23/60, G02F 1/136 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (chasification system followed by classification symbols) IPC6: HO1L Decumentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international march (name of data base and, where practicable, search terms used) DIALOG: 2, 350, 351, 434 C. DOCUMENTS CONSIDERED TO BE RELEVANT Category\* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. EP 0601652 A2 (PHILIPS ELECTRONICS N.V.). 1-11 15 June 1994 (15.06.94), column 2, Fine 41 - column 5, line 38, figures 1-5 EP 0589519 A2 (PHILIPS ELECTRONICS UK LIMITED). 1-11 A 30 March 1994 (30.03.94), column 2, line 1 - line 55, figures 1-5, claim 1 US 5195010 A (JOSEPH DRESNER), 16 March 1993 (16.03.93), column 1, line 32 - column 2, line 44, 1,9-11 figure 1 X See patent family sames. Y Further documents are listed in the continuation of Box C. "T" fater document published after the international fiting date or priority date and not in conflict with the application but cated to understand the principle or theory underlying the invention Special categories of cated documents "A" document defining the general state of the set which is not considered to be of particular relevance "X" document of particular relevance the claimed invention cannot be considered novel or cannot be considered to involve an inventive size when the document is taken atom. "B" ertier document but published on or after the international filing date L' document which casy threw donors on priority claim(s) or which is cited to establish the publication date of another cluston or other special reason (as specified) "Y" document of particular relevance the claimed invention cannot be opsidered to involve an invention step when the document is consisted with one or more other such document, such combination being obvious to a person skilled in the art. "O" document referring to an oral disclosure, use, exhibition or other document published prior to the international filing data but later than the priority data claimed "&" document member of the same potent family Date of mailing of the international search report Date of the actual completion of the international search 14 -03- 1996 12 March 1996 Name and mailing address of the ISA/ Authorized officer Swedish Patent Office

Pär Moritz

Telephone No.

+46 & 782 25 00

# INTERNATIONAL SEARCH REPORT

International application No.

Category*	etion). DOCUMENTS CONSIDERED TO BE RELEVANT  Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No
Category-	Citation of accounting and accounting ac	<b></b>
A	US 5233448 A (BIING-SENG WU), 3 August 1993 (03.08.93), column 2, line 58 - column 3, line 32	1,9-11
		i
۸	US 5068748 A (YASUHIRO UKAI ET AL), 26 November 1991 (26.11.91), column 3, line 1 - column 4, line 60, figure 8	1,9-11
	- Column 4, The GO, Tigure 5	3. 7
٨	US 4875130 A (JEFF HUARD), 17 October 1989 (17.10.89), column 4, line 51 - column 5, line 40, figure 4	1,9-11
	_	1
		ļ
		İ
		ì
		1
		1 .
		1
		l
		l
		1
		1
	,	
		1
		1
		1

# INTERNATIONAL SEARCH REPORT Information on patent family members

International application No. 05/02/96 PCT/TR 95/00559

Palant document case         Palant family date         Palant family date           EP-A2-         0601652         15/06/94         NONE           EP-A2-         089519         30/03/94         NONE	date
THE CONTROL TO THE PARTY OF THE	
EP-A2- 0589519 30/03/94 NDNE	
US-A- 5195010 16/03/93 NONE	
US-A- 5233448 03/08/93 NDNE	
US-A- 5068748 26/11/91 DE-D,T- 69015 EP-A,A,A 0423 JP-A- 3134	1824 <i>24/</i> 04/91
US-A- 4875130 17/10/89 CA-A- 1332 DE-D- 68924 EP-A.A.A. 0345 JP-A- 2140	931 00/00/00 890 10/01/90

# 【要約の続き】

る。この保護層 (44) はゲート可能なリンクを露出させる窓 (42) を有することができる。

